La vitrine de diffusion des publications et contributions des chercheurs de l'ÉTS
RECHERCHER

Physical design flow and techniques for layout of wafer-scale circuit with through-silicon vias

Savaria, Yvon et Blaquière, Yves et André, Walder. 2011. « Physical design flow and techniques for layout of wafer-scale circuit with through-silicon vias ». Coll. « Application Note », vol. CMC-00200-01761. CMC Microsystems.

Le plein texte de ce document n'est pas hébergé sur ce serveur.
Type de document: Rapport technique (NON SPÉCIFIÉ)
Professeur:
Professeur
Blaquière, Yves
Affiliation: Autres
Date de dépôt: 22 févr. 2017 20:12
Dernière modification: 22 févr. 2017 20:12
URI: http://espace2.etsmtl.ca/id/eprint/14701

Actions (Authentification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt