ENGLISH
La vitrine de diffusion des publications et contributions des chercheurs de l'ÉTS
RECHERCHER

Exploiting built-in delay lines for applying launch-on-capture at-speed testing on self-timed circuits

Hasib, Omar Al-Terkawi et Crepeau, Daniel et Awad, Thomas et Dulipovici, Andrei et Savaria, Yvon et Thibeault, Claude. 2018. « Exploiting built-in delay lines for applying launch-on-capture at-speed testing on self-timed circuits ». In IEEE 36th VLSI Test Symposium (VTS) (San Francisco, CA, USA, Apr. 22-25, 2018) Los Alamitos, CA, USA : IEEE Computer Society.

Le plein texte de ce document n'est pas hébergé sur ce serveur.
Rechercher dans Google Scholar
Type de document: Compte rendu de conférence
Professeur:
Professeur
Thibeault, Claude
Affiliation: Génie électrique
Date de dépôt: 31 juill. 2018 15:54
Dernière modification: 31 juill. 2018 15:54
URI: http://espace2.etsmtl.ca/id/eprint/17152

Actions (Authentification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt