La vitrine de diffusion des publications et contributions des chercheurs de l'ÉTS
RECHERCHER

Tester memory requirements and test application time reduction for delay faults with Digital Captureless test Sensors

Thibeault, C. et Hariri, Y. et Hobeika, C.. 2012. « Tester memory requirements and test application time reduction for delay faults with Digital Captureless test Sensors ». Journal of Electronic Testing, vol. 28, nº 2. p. 229-242.

Le plein texte de ce document n'est pas hébergé sur ce serveur.
Type de document: Article publié dans une revue, révisé par les pairs
Professeur:
Professeur
Thibeault, Claude
Affiliation: Génie électrique
Date de dépôt: 19 févr. 2013 16:26
Dernière modification: 19 févr. 2013 16:26
URI: http://espace2.etsmtl.ca/id/eprint/3524

Actions (Authentification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt