La vitrine de diffusion des publications et contributions des chercheurs de l'ÉTS
RECHERCHER

Hardware-in-the-loop functional verification methodology

Boland, Jean-François. 2007. « Hardware-in-the-loop functional verification methodology ». Communication lors de la conférence : OMG’s Third Software-Based Communication Workshop : Realizing the Vision (Fairfax, VA, USA, Mar. 5-8, 2007).

Le plein texte de ce document n'est pas hébergé sur ce serveur.
Type de document: Communication (Communication)
Professeur:
Professeur
Boland, Jean-François
Affiliation: Génie électrique
Date de dépôt: 24 juill. 2013 20:45
Dernière modification: 24 juill. 2013 20:45
URI: http://espace2.etsmtl.ca/id/eprint/5657

Actions (Authentification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt