237 Gbit/s unrolled hardware polar decoder

Giard, P., Sarkis, G., Thibeault, Claude et Gross, W. J.. 2015. « 237 Gbit/s unrolled hardware polar decoder ». Electronics Letters, vol. 51, nº 10. pp. 762-763.
Compte des citations dans Scopus : 41.

Prévisualisation

PDF 237-Gbits-unrolled-hardware-polar-decoder.pdf Télécharger (141kB) | Prévisualisation

Résumé

In this letter we present a new architecture for a polar decoder using a reduced complexity successive cancellation decoding algorithm. This novel fully-unrolled, deeply-pipelined architecture is capable of achieving a coded throughput of over 237 Gbps for a (1024,512) polar code implemented using an FPGA. This decoder is two orders of magnitude faster than state-of-the-art polar decoders.

Type de document:	Article publié dans une revue, révisé par les pairs
Professeur:	Professeur Giard, Pascal Thibeault, Claude
Affiliation:	Autres, Génie électrique
Date de dépôt:	03 juin 2015 16:33
Dernière modification:	30 nov. 2018 16:30
URI:	https://espace2.etsmtl.ca/id/eprint/9581

Actions (Authentification requise)

Dernière vérification avant le dépôt