Fast timing analysis of VLSI circuits: A dynamic and hierarchical approach

Blaquière, Yves, Dagenais, Michel et Savaria, Yvon. 1991. « Fast timing analysis of VLSI circuits: A dynamic and hierarchical approach ». In IEEE International Symposium on Circuits and Systems Part 4 (of 5) (Singapore, June 11, 1991 - June 14, 1991) pp. 2398-2402. IEEE.
Compte des citations dans Scopus : 1.

Le plein texte de ce document n'est pas hébergé sur ce serveur.

Rechercher dans Google Scholar

URL Officielle: http://dx.doi.org/10.1109/ISCAS.1991.176862

Type de document:	Compte rendu de conférence
ISBN:	02714310
Professeur:	Professeur Blaquière, Yves
Affiliation:	Autres
Date de dépôt:	21 févr. 2017 14:59
Dernière modification:	21 févr. 2017 14:59
URI:	https://espace2.etsmtl.ca/id/eprint/14629

Actions (Authentification requise)

Dernière vérification avant le dépôt