Efficient automata-based assertion-checker synthesis of SEREs for hardware emulation

Boulé, Marc et Zilic, Zeljko. 2007. « Efficient automata-based assertion-checker synthesis of SEREs for hardware emulation ». In Asia and South Pacific Design Automation Conference (Yokohama, Japan, Jan. 23-26, 2007) pp. 324-329. IEEE.
Compte des citations dans Scopus : 24.

Le plein texte de ce document n'est pas hébergé sur ce serveur.

Rechercher dans Google Scholar

URL Officielle: https://doi.org/10.1109/ASPDAC.2007.358006

Type de document:	Compte rendu de conférence
Professeur:	Professeur Boulé, Marc
Affiliation:	Autres
Date de dépôt:	14 oct. 2022 20:47
Dernière modification:	14 oct. 2022 20:47
URI:	https://espace2.etsmtl.ca/id/eprint/25638

Actions (Authentification requise)

Dernière vérification avant le dépôt