La vitrine de diffusion des publications et contributions des chercheurs de l'ÉTS
RECHERCHER

A 638 Mbps low-complexity rate 1/2 polar decoder on FPGAs

Giard, Pascal et Sarkis, Gabi et Thibeault, Claude et Gross, Warren J.. 2015. « A 638 Mbps low-complexity rate 1/2 polar decoder on FPGAs ». In 2015 IEEE Workshop on Signal Processing Systems (SiPS) (Hangzhou, China, Oct. 14-16, 2015) Piscataway, NJ, USA : IEEE.

Le plein texte de ce document n'est pas hébergé sur ce serveur.
Type de document: Compte rendu de conférence
Professeur:
Professeur
Thibeault, Claude
Affiliation: Génie électrique
Date de dépôt: 13 janv. 2016 19:07
Dernière modification: 13 janv. 2016 19:07
URI: http://espace2.etsmtl.ca/id/eprint/12072

Actions (Authentification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt