A 638 Mbps low-complexity rate 1/2 polar decoder on FPGAs

Giard, Pascal, Sarkis, Gabi, Thibeault, Claude et Gross, Warren J.. 2015. « A 638 Mbps low-complexity rate 1/2 polar decoder on FPGAs ». In 2015 IEEE Workshop on Signal Processing Systems (SiPS) (Hangzhou, China, Oct. 14-16, 2015) Piscataway, NJ, USA : IEEE.
Compte des citations dans Scopus : 15.

Le plein texte de ce document n'est pas hébergé sur ce serveur.

Rechercher dans Google Scholar

URL Officielle: http://dx.doi.org/10.1109/SiPS.2015.7345007

Type de document:	Compte rendu de conférence
Professeur:	Professeur Giard, Pascal Thibeault, Claude
Affiliation:	Autres, Génie électrique
Date de dépôt:	13 janv. 2016 19:07
Dernière modification:	30 nov. 2018 16:41
URI:	https://espace2.etsmtl.ca/id/eprint/12072

Actions (Authentification requise)

Dernière vérification avant le dépôt