La vitrine de diffusion des publications et contributions des chercheurs de l'ÉTS
RECHERCHER

237 Gbit/s unrolled hardware polar decoder

Giard, P. et Sarkis, G. et Thibeault, Claude et Gross, W. J.. 2015. « 237 Gbit/s unrolled hardware polar decoder ». Electronics Letters, vol. 51, nº 10. p. 762-763.
Compte des citations dans Scopus : 1.

[img]
Prévisualisation
PDF
237-Gbits-unrolled-hardware-polar-decoder.pdf

Télécharger (141kB) | Prévisualisation

Résumé

In this letter we present a new architecture for a polar decoder using a reduced complexity successive cancellation decoding algorithm. This novel fully-unrolled, deeply-pipelined architecture is capable of achieving a coded throughput of over 237 Gbps for a (1024,512) polar code implemented using an FPGA. This decoder is two orders of magnitude faster than state-of-the-art polar decoders.

Type de document: Article publié dans une revue, révisé par les pairs
Professeur:
Professeur
Thibeault, Claude
Affiliation: Génie électrique
Date de dépôt: 03 juin 2015 16:33
Dernière modification: 09 mai 2017 18:22
URI: http://espace2.etsmtl.ca/id/eprint/9581

Actions (Authentification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt

Statistiques de téléchargement

Plus de statistiques ...