Timing analysis speed-up using a hierarchical and a multimode approach

Blaquière, Yves, Dagenais, Michel et Savaria, Yvon. 1996. « Timing analysis speed-up using a hierarchical and a multimode approach ». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 15, nº 2. pp. 244-255.
Compte des citations dans Scopus : 3.

Le plein texte de ce document n'est pas hébergé sur ce serveur.

Type de document:	Article publié dans une revue, révisé par les pairs
Professeur:	Professeur Blaquière, Yves
Affiliation:	Autres
Date de dépôt:	20 févr. 2017 19:28
Dernière modification:	20 févr. 2017 19:28
URI:	https://espace2.etsmtl.ca/id/eprint/14619

Actions (Authentification requise)

Dernière vérification avant le dépôt