ENGLISH
La vitrine de diffusion des publications et contributions des chercheurs de l'ÉTS
RECHERCHER

Inter-reticle stitching rules and constraints for a wafer-scale integrated circuit

Savaria, Yvon, Blaquière, Yves et André, Walder. 2011. « Inter-reticle stitching rules and constraints for a wafer-scale integrated circuit ». Coll. « Application Note », vol. CMC-00200-01762. CMC Microsystems.

Le plein texte de ce document n'est pas hébergé sur ce serveur.
Rechercher dans Google Scholar
Type de document: Rapport technique (NON SPÉCIFIÉ)
Professeur:
Professeur
Blaquière, Yves
Affiliation: Autres
Date de dépôt: 22 févr. 2017 20:11
Dernière modification: 22 févr. 2017 20:11
URI: https://espace2.etsmtl.ca/id/eprint/14700

Actions (Authentification requise)

Dernière vérification avant le dépôt Dernière vérification avant le dépôt