Boulé, Marc et Zilic, Zeljko. 2003. « FPGA hardware acceleration: From chess playing to automated theorem proving ». Communication lors de la conférence : Micronet 2003 (Toronto, ON, Canada, Sept. 2003).
Le plein texte de ce document n'est pas hébergé sur ce serveur.| Type de document: | Communication (Communication) |
|---|---|
| Professeur: | Professeur Boulé, Marc |
| Affiliation: | Autres |
| Date de dépôt: | 17 oct. 2022 20:25 |
| Dernière modification: | 17 oct. 2022 20:25 |
| URI: | https://espace2.etsmtl.ca/id/eprint/25674 |
Actions (Authentification requise)
 |
Dernière vérification avant le dépôt |